## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

08-015731

(43) Date of publication of application: 19.01.1996

(51) Int.CI.

G02F 1/136

G02F 1/1333

HO1L 29/786

(21) Application number: 06-166044

(71)Applicant:

**SONY CORP** 

(22) Date of filing:

24.06.1994

(72)Inventor:

**NODA KAZUHIRO** 


KADOTA HISASHI **NAKAMURA SHINJI HAYASHI HISAO** 

### (54) PRODUCTION OF SUBSTRATE FOR DISPLAY

PURPOSE: To improve film forming conditions for a transparent conductive film at the time of

flattening the surfaces of substrates for display.

CONSTITUTION: Thin-film transistors are first integrated and formed on a substrate and this substrate is provided with lower layer regions 1 at the time of producing the substrates for display. Next, flattening films 2 are applied thereon to fill the fine ruggedness of the surfaces of the lower layer regions 1. In succession, the flattening films 2 are selectively etched and are provided with contact holes 3 communicating with the lower layer regions 1. Further, the flattening films 2 are subjected to a surface ashing treatment to remove the etching residues 5 in the contact holes 3. In succession, the flattening films 2 are subjected to a heat treatment, by which the surface condition thereof is made uniformly dense and smooth. The transparent conductive film 7 is thereafter formed on the surfaces of the flattening films 2 which are made denser and smoother. Finally, the transparent conductive film 7 is patterned, by which the pixel electrodes 8 are formed in a matrix form. Consequently, the upper layer regions conducting to the lower layer regions 1 are formed via the contact holes 3.



#### **LEGAL STATUS**

[Date of request for examination]

22.05.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3221240

[Date of registration]

17.08.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平8-15731

(43)公開日 平成8年(1996)1月19日


(51) Int.Cl. <sup>8</sup>	識別記号	庁内整理番号	FΙ			ŧ	支術表示箇所	
G02F 1/	136 5 0 0							
1/	1333 5 0 0							
H01L 29/	786							
•		9056-4M	H01L	29/ 78	3 1 1	Α		
			審査請求	未請求	請求項の数 6	FD	(全 12 頁)	
(21)出願番号 特願平6-166044			(71)出顧人	000002185				
				ソニーを	朱式会社		_	
(22)出顧日	平成6年(1994)6	平成6年(1994)6月24日		東京都品	品川区北品川67	目7番	<b>约5号</b>	
			(72)発明者	野田利	如宏			
				東京都品川区北品川6丁目7番35号 ソニ				
			一株式会	<b>会社内</b>				
				門田 久志				
				東京都品	あ川区北岛川6つ ○社内	「目7番	35号 ソニ	
			(72)発明者					
			(12/)293-1		マロ 品川区北品川 6 ]	日7组	195日 ソー	
••	•			一株式会		; <b>⊢</b> , Æ		
			(74)代理人		鈴木 晴敏			
<u> </u>				最終頁に続く				

## (54) 【発明の名称】 表示用基板の製造方法

## (57)【要約】

【目的】 表示用基板表面の平坦化を図る際、透明導電膜の成膜条件を改善する。

【構成】 表示用基板を製造する際、最初に基板上に薄膜トランジスタを集積形成して下層領域1を設ける。次に、平坦化膜2を塗布して下層領域1表面の微細な凹凸を埋める。続いて、平坦化膜2を選択的にエッチングして下層領域1に連通するコンタクトホール3を設ける。さらに平坦化膜2に対して表面灰化処理を施しコンタクトホール3内のエッチング残渣5を除去する。続いて、平坦化膜2を加熱処理してその表面状態を一様に緻密化及び平滑化する。この後、緻密化及び平滑化された平坦化膜2の表面6に透明導電膜7を成膜する。最後に、透明導電膜7をパタニングしてマトリクス状の画素電極8を形成する。この結果、コンタクトホール3を介して下層領域1に導通する上層領域が設けられる。



### 【特許請求の範囲】

【 請求項 I 】 基板上に薄膜トランジスタを集積形成して下層領域とする第一工程と、

該下層領域表面の凹凸を埋める様に平坦化膜を形成する 第二工程と

該平坦化膜を選択的にエッチングして該下層領域に連通 するコンタクトホールを設ける第三工程と、

該平坦化膜に対して表面灰化処理を施しコンタクトホール内のエッチング残渣を除去する第四工程と、

該平坦化膜を加熱処理してその表面状態を一様に緻密化 10 及び平滑化する第五工程と

緻密化及び平滑化された該平坦化膜の表面に透明導電膜 を成膜する第六工程と、

該透明導電膜をパタニングしてマトリクス状の画素電極を形成し該コンタクトホールを介して下層領域に導通する上層領域とする第七工程とを行なう表示用基板の製造方法。

【請求項2】 第二工程の形成段階で平坦化膜の仮焼成を行ない、第五工程の加熱処理段階で平坦化膜の本焼成を行なう請求項1記載の表示用基板の製造方法。

【請求項3】 第三工程の選択的エッチングでは、感光性を有する平坦化膜に対し写真触刻を適用してコンタクトホールを開口する請求項1記載の表示用基板の製造方法。

【請求項4】 第四工程の表面灰化処理では、酸素ブラズマを用いたアッシングを行ないコンタクトホール内の 残渣を除去する請求項1記載の表示用基板の製造方法。

【請求項5】 第六工程は、インジウムと錫の複合酸化物をスパッタリングして透明導電膜を成膜する請求項1 記載の表示用基板の製造方法。

【請求項6】 基板上に薄膜トランジスタを集積形成して下層領域とする第一工程と、

該下層領域表面の凹凸を埋める様に平坦化膜を形成する 第二工程と

該平坦化膜を選択的にエッチングして該下層領域に連通 するコンタクトホールを設ける第三工程と、

該平坦化膜に対し表面灰化処理を施しコンタクトホール 内のエッチング残渣を除去する第四工程と、

該平坦化膜を加熱処理してその表面状態を一様に緻密化 及び平滑化する第五工程と、

緻密化及び平滑化された該平坦化膜の表面に透明導電膜 を成膜する第六工程と、

該透明導電膜をバタニングしてマトリクス状の画素電極を形成する事により該コンタクトホールを介して下層領域に導通する上層領域を設け表示用基板とする第七工程

所定の間隙を介して該表示用基板に対向基板を接合し、 該間隙に液晶を注入する第八工程とを行なう液晶表示装 置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、画素電極とスイッチング用の薄膜トランジスタとが集積的に形成された表示用基板の製造方法に関する。より詳しくは、表示用基板表面の平坦化技術及びその上に形成される画素電極の成膜技術に関する。

2

[0002]

【従来の技術】図11を参照して、従来の表示用基板を 用いて組み立てられたアクティブマトリクス型液晶表示 装置の一般的な構造を簡潔に説明する。下側の基板10 1の表面には薄膜トランジスタ102が集積的に形成さ れている。薄膜トランジスタ102のソース領域Sには 第一層間絶縁膜103を介して金属配線パタン104が 電気接続している。又、薄膜トランジスタ102のドレ イン領域Dには第一層間絶縁膜103及び第二層間絶縁 膜105を介して画素電極106が電気接続している。 第二層間絶縁膜105の表面は配向膜107により被覆 されている。この様に、薄膜トランジスタ102及び画 素電極106が集積的に形成された下側の基板101 を、以下表示用基板と呼ぶ事にする。この表示用基板1 20 01には所定の間隙を介して上側の基板108が対面配 置している。上側の基板108の内表面には対向電極1 09及び配向膜110が形成されており、以下対向基板 と呼ぶ事にする。両基板101,108の間隙には、配 向膜107,110によって配向制御された液晶111 が保持されている。かかる構成を有するアクティブマト リクス型液晶表示装置において、薄膜トランジスタ10 2のゲート電極 Gに 選択信号を印加した状態で、 金属配 線パタン104を介し画像信号を供給すると、画素電極 106に所定の信号電荷が書き込まれる。この画素電極 106と対向電極110との間に生じた電圧により、液 晶111の分子配列が変化し、所望の画像表示が行なわ れる。

[0003]

【発明が解決しようとする課題】図11に示した従来構 造では、表示用基板101に薄膜トランジスタ102や 金属配線パタン104が集積形成されており、その表面 は起伏が激しく無数の凹凸や段差を含んでいる。この 為、液晶111の配向制御が困難であり均一な画像表示 を得る事ができないという課題がある。特に、段差部分 では液晶の配向が乱れプレチルト角が逆転したリバース チルトドメインが発生し表示品位が著しく損なわれる。 さらに、画素ピッチの微細化及びチップサイズの小型化 に伴ない、製造工程上様々な問題が顕在化している。例 えば、表示用基板表面の凹凸が激しい為配向膜の厚みむ らが生じる。又これと関連して、配向膜の均一なラビン グ処理が困難である。加えて、従来の構造では表示用基 板表面の凹凸の影響を受け、液晶に印加される電界の方 向が不均一になり、一様な透過率制御が困難になる。そ 50 とで、本発明は薄膜トランジスタや金属配線パタンが集

積形成された下層領域表面の平坦化を図り、液晶の配向 制御を均一化する事を目的とする。

【0004】ところで、従来の表示用基板では薄膜トラ ンジスタ等を含む下層領域の上にマトリクス状の画素電 極を含む上層領域が形成される。画素電極は透明導電膜 を成膜した後所定の形状にバタニングして形成される。 この際、下層領域を平坦化処理するとその表面状態が必 ずしも透明導電膜の成膜に適した条件とならない惧れが ある。この様な場合成膜された透明導電膜の組成が不均 一になる為、パタニングの為のエッチング処理を精密に 10 制御できず、画素電極の微細加工が困難になる。そと で、本発明は平坦化処理された表面を改質し透明導電膜 の成膜条件を安定化する事を特に目的とする。

【課題を解決するための手段】上述した本発明の目的を

[0005]

達成する為に以下の手段を講じた。即ち、本発明によれ ば表示用基板は以下の工程により製造される。最初に、 基板上に薄膜トランジスタを集積形成して下層領域とす る第一工程を行なう。次に、該下層領域表面の凹凸を埋 める様に平坦化膜を形成する第二工程を行なう。続い て、該平坦化膜を選択的にエッチングして該下層領域に **連通するコンタクトホールを設ける第三工程を行なう。** さらに、該平坦化膜に対して表面灰化処理を施しコンタ クトホール内のエッチング残渣を除去する第四工程を行 なう。その後、該平坦化膜を加熱処理してその表面状態 を一様に緻密化及び平滑化する第五工程を行なう。続い て、緻密化及び平滑化された該平坦化膜の表面に透明導 電膜を成膜する第六工程を行なう。最後に、該透明導電 膜をパタニングしてマトリクス状の画素電極を形成し該 コンタクトホールを介して下層領域に導通する上層領域 とする第七工程を行なう。以上の工程により表示用基板 が作成される。この表示用基板を用いてアクティブマト リクス型液晶表示装置を組み立てる場合には、所定の間 隙を介して該表示用基板に対向基板を接合し、該間隙に 液晶を注入する。

【0006】好ましくは第二工程の形成段階で平坦化膜 の仮焼成を行ない、第五工程の加熱処理段階で平坦化膜 の本焼成を行なう。又、第三工程の選択的エッチングで は、感光性を有する平坦化膜に対し写真蝕刻を適用して コンタクトホールを開口する。さらに、第四工程の表面 灰化処理では、酸素プラズマを用いたアッシングを行な いコンタクトホール内の残渣を除去する。加えて、第六 工程ではインジウムと錫の複合酸化物をスパッタリング して透明導電膜を成膜する。

### [0007]

[作用] 本発明によれば、複数の薄膜トランジスタを含 む下層領域の凹凸を埋める為透明樹脂等からなる平坦化 膜を用いている。との平坦化膜の平らな表面にマトリク ス状の画素電極を含む上層領域を形成している。これを 用いてアクティブマトリクス型の液晶表示装置を組み立 50 成状態にある平坦化膜2の表面が露出する。表面灰化処

てる場合には、マトリクス状の画素電極を被覆する様に 配向膜を設ける。従って、配向膜は実質的に平坦な表面 を有しており段差部の影響を受けない為リバースチルト ドメインを低減させる事が可能になる。又、画素電極周 囲には盛り上がった部分が存在しない為、横方向の電界 の影響を受ける事がなく、安定した液晶のオン/オフ制 御を行なう事ができる。

【0008】下層領域に属する薄膜トランジスタと上層 領域に属する画素電極とを互いに電気接続する為、中間 の平坦化膜にコンタクトホールがエッチングにより開口 される。さらに、電気的な導通を完全なものとする為、 コンタクトホール内のエッチング残渣を除去する目的 で、平坦化膜に対して表面灰化処理を施す。この灰化処 理により平坦化膜の表面は荒れた状態となり硬度も局所 的にばらつく。そとで表面灰化処理後、平坦化膜を加熱 処理してリフローを行ない表面状態を一様に緻密化及び 平滑化する。この様に緻密化及び平滑化された平坦化膜 の表面に対し透明導電膜をスパッタリング等で成膜す る。下地となる平坦化膜表面の状態が極めて一様である 為透明導電膜の組成が均一になる。従って、パタニング の為のエッチングも制御性良く均一に進行し、精密な寸 法を有する画素電極を得る事が可能になる。

### [0009]

【実施例】以下図面を参照して本発明の好適な実施例を 詳細に説明する。図1は本発明にかかる表示用基板製造 方法を示す工程図である。先ず最初に工程Aで、石英等 からなる絶縁基板の表面に薄膜トランジスタを集積形成 して下層領域1を設ける。さらに平坦化膜2を塗布して 下層領域1表面の微細な凹凸を埋める。平坦化膜2とし ては例えば感光性を有する透明樹脂等をスピンコートし て成膜する。スピンコート後、仮焼成(プリベーク)し て平坦化膜2を固化させておく。次に工程Bで、平坦化 膜2を選択的にエッチングし、下層領域1に連通するコ ンタクトホール3を設ける。本例では平坦化膜2が光感 光性を有している為、写真蝕刻を直接適用でき、露光及 び現像によりコンタクトホール3を開口する事ができ る。この場合、平坦化膜2と現像液との間で化学反応が 生じる為、平坦化膜2の表面及びコンタクトホール3内 は被膜4により覆われる。この被膜4は例えば60m程 40 度の厚みであり、平坦化膜2は例えば1400nm程度の 厚みを有する。又、コンタクトホール3の底部にはエッ チングの残渣5が残り、このままの状態では良好な電気 的導通をとる事はできない。なお、場合によってはこの 後、後露光処理を行ない、平坦化膜2に含有されている 光吸収剤を脱色(ブリーチング)し完全な透明化を図

【0010】続いて工程Cで、平坦化膜2に対して表面 灰化処理を施し、コンタクトホール3内のエッチング残 渣を除去する。この時同時に、被膜4も除去され、仮焼 理としては、例えば酸素プラズマを用いたライトアッシングを行ない、コンタクトホール3内の残渣を灰化する。酸素プラズマ処理を受ける為平坦化膜2の露出した表面は荒れた状態となり不均一化する。次に工程Dで、平坦化膜2を加熱処理してその表面状態を一様に緻密化及び平滑化する。この加熱処理はポストベークとして行なわれ、平坦化膜2が本焼成され内部の重合化が促進される。同時に平坦化膜2の表面6がリフローを受け緻密化及び平滑化する。この後、場合によってはライトエ 10ッチングを行ない、コンタクトホール3の底部に露出した下層領域1の表面を清浄化する。例えば、フッ酸を用いて、薄膜トランジスタを構成する多結晶シリコン表面の酸化被膜を除去する。

【0011】次に工程Eで、緻密化及び平滑化された平 坦化膜2の表面6に対し、透明導電膜7を成膜する。例 えば、スパッタリングによりインジウムと錫の複合酸化 物(「TO)を堆積して透明導電膜7とする。表面6は リフローを受け硬度及び形状が均一である為、スパッタ リング時におけるITOのグレイン同士の成長の仕方が 20 均一となり、ス等を含まない一様な組成の透明導電膜7 が得られる。又、残渣が予め除かれたコンタクトホール 3に対しても透明導電膜7が充填される為、下層領域1 に対する良好な電気的導通をとる事ができる。最後に、 工程Fで透明導電膜をエッチング等でパタニングし、マ トリクス状の画素電極8を形成する。画素電極8を含む 上層領域は前述したコンタクトホール3を介して下層領 域1に導通し、表示用基板が完成する。透明導電膜7は 均一の組成を有している為、エッチングを行なった場合 でも制御性が良く、微細且つ精密な画素電極8の形状が 30 得られる。

【0012】図2は、表示用基板製造方法の参考例を示す工程図である。図1に示した本発明にかかる表示用基板製造方法との比較を容易にする為、対応する部分には同一の参照番号を付してある。先ず工程Aで、基板上に薄膜トランジスタを集積形成して下層領域1を設ける。続いて平坦化膜2を塗布して下層領域1表面の微細な凹凸を埋める。次に工程Bで、平坦化膜2を選択的にエッチングして下層領域1に連通するコンタクトホール3を設ける。この際、平坦化膜2の表面はエッチング液との40反応等により被膜4で被覆され、コンタクトホール3の内部にはエッチング残渣5が残る。ここまでは図1に示した本発明の製造方法と同様である。

【0013】工程Cでは、本発明の製造方法と逆に、先に平坦化膜2を加熱処理して本焼成(ポストベーク)を行なっている。この本焼成により平坦化膜2の内部は重合化(架橋化)が進行する。但し、重合反応は必ずしも均一に進行せず、軟らかい部分(粗なハッチングで示す)と砂混在する。次に工程Dで、平坦化膜2に対し表面灰化処理を施50

しコンタクトホール3内のエッチング残渣を除去する。同時に、平坦化膜2の表面を覆っていた被膜4も除去される。これにより、平坦化膜2が露出するが、表面には軟らかい部分6 a と硬い部分6 b が現われ、組成的に不均一である。加えて、この表面は灰化処理に用いた酸素プラズマに曝露される為不均一な硬度及び形状になってしまる

6

【0014】続いて工程Eで、平坦化膜2の表面に透明 **導電膜7を成膜する。これは、ITOをスパッタリング** で堆積させる。この際、表面の硬い部分6bからITO 原子の成長が始まる。一方、軟らかい部分6aではIT O原子が平坦化膜中に潜り込む為、硬い部分6bに比べ 膜成長が遅れる。この結果、成膜された透明導電膜7に ス9が発生してしまう。最後に工程Fでエッチングによ り透明導電膜7をパタニングし、マトリクス状の画素電 極8を形成する。との際、上述したス9を通ってエッチ ング液が浸入する為、通常のITO原子を溶解しながら 進行するエッチング速度よりも、このスタの周辺部が速 くエッチングされてしまう。従って、サイドエッチング が制御できなくなり画素電極8のパタンエッジがギザギ ザになる。一般に、ウェットエッチングでは表面拡散、 粒界拡散、結晶内拡散の順に拡散係数が大きくなる。と の為、透明導電膜の内部にスができると、その間を通っ て粒界拡散が促進される為、均一なエッチングができず サイドエッチングの原因となる。又、エッチング速度が 面内でばらつく場合には、局所的にサイドエッチングが 進行し過ぎ、画素電極パタンが収縮する。他の部分では 逆に画素電極間がエッチング除去できず画素分離が困難 になる。この為、製品歩留りが極端に悪化する。

【0015】図3は、平坦化膜の表面状態を表わしており、SEMにより撮像されたイメージである。拡大倍率は60Kに設定されている。(a)はコンタクトホールを開口する為に行なった露光現像処理の後の表面状態を表わしている。(b)は図2に示した参考例で、加熱処理を施した後の状態を表わしており、本焼成(ポストベーク)済みの状態である。(c)は加熱処理後、残渣除去の為の灰化処理を受けた表面状態を表わしている。図から明らかな様に平坦化膜の表面は不均一であり荒れた状態になっている。一方(d)は露光現像後、本発明に従って先に灰化処理を施した後の表面状態を表わしている。酸素プラズマに曝露された結果表面状態は不均一で荒れている。(e)は加熱処理を受けた後の表面状態を表わしており、リフロー効果を受けて表面は緻密化及び平滑化されている。

【0016】次に図4は、本発明の製造方法に従った工程により成膜された透明導電膜(ITO)の断面状態を表わしている。これは、50Kの倍率でSEMにより撮影されたイメージである。透明導電膜は均一な組成を有しており内部にス等は発生していない。

【0017】図5は、図4に示した透明導電膜をバタニ

ングして得られた画素電極の形状を表わしている。これ は1.5Kの倍率でSEMにより撮影されたイメージで ある。個々の画素電極は極めてシャープなエッジを有し ており、サイドエッチング等は殆ど発生していない。 又、隣接する画素電極間の分離も確実に行なわれてい る。

【0018】図6は、図2に示した参考例の製造方法に 従って成膜された透明導電膜(ITO)の内部組成を表 わしている。50Kの倍率でSEMにより撮影されたイ メージである。平坦化膜表面の不均一性に起因して、透 10 明導電膜内部にスが多発している。

【0019】図7は、図6に示した透明導電膜をバタニ ングして得られた画素電極の形状を表わしている。1. 5Kの倍率でSEMにより撮像したイメージである。画 素電極のバタンエッジは極端なサイドエッチングを受け 大きく変形している。

【0020】最後に図8~図10を参照して本発明にか かる表示用基板の製造方法の具体例を詳細に説明する。 先ず最初に、図8の工程Aにおいて、石英等からなる絶 縁基板の表面に一層目のポリシリコン(1Poly)を 20 の結果、平坦化膜の表面はリフローを受け緻密化及び平 LPCVD法により成膜する。次にSiイオン注入を行 ない一旦微細化した後固相成長を行ない1Polyの大 粒径化を図る。その後1Polyを島状にパタニングし 素子領域を形成する。さらにその表面を熱酸化しSiO , としてゲート酸化膜を得る。 さらにボロンイオンを所 定濃度で注入し、予め閾値電圧の調整を行なう。次に工 程Bにおいて、LPCVD法によりSiNを成膜しゲー ト窒化膜とする。このSiNの表面を熱酸化しSiOz に転換する。この様にしてSiO、/SiN/SiOz の三層構造からなる耐圧性に優れたゲート絶縁膜が得ら れる。次にLPCVD法により二層目のポリシリコン (2Poly)を堆積する。2Polyの低抵抗化を図 った後、所定の形状にバタニングしゲート電極Gを得 る。次にゲート電極Gをマスクとしてセルフアライメン トによりAsイオンを注入し所謂LDD構造とする。続 いてSiNを部分的にエッチングで除去した後、Asイ オンを高濃度で注入し1Polyにソース領域S及びド レイン領域Dを設ける。この様にしてNチャネル型の薄 膜トランジスタ (TFT) が形成される。なお、Pチャ ネル型のTFTを形成する場合にはボロンイオンを注入 する。続いて工程CにおいてAPCVD法により第一層 間絶縁膜(1PSG)を堆積する。この1PSGに第一 コンタクトホール (1 CON) をパタニング形成した 後、スパッタリングによりアルミニウム(Al)を全面 的に成膜する。これを所定の形状にパタニングしてTF Tのソース領域Sに電気接続する金属配線バタンに加工 する。次に工程Dにおいて、APCVD法により、1P SGに重ねて第二層間絶縁膜(2PSG)を堆積し、A 1からなる金属配線パタンを完全に被覆する。この後、 1PSG及び2PSGを連続的にエッチングし、TFT 50 となる為画素電極の微細且つ精密なエッチングが可能に

のドレイン領域Dに連通する開口を予め設けておく。 【0021】図9の工程Eにおいて、2PSG表面の凹 凸を平坦化膜で埋める。との為、本実施例では所定の粘 性を有する液状の感光性アクリル樹脂をスピンコーティ ングで塗布した。その後仮焼成(プリベーク)を施しア クリル樹脂を固化させて平坦化膜とした。次に工程Fに おいて、平坦化膜に対して直接写真蝕刻(露光現像)を 施し、第二コンタクトホール(2CON)を形成する。 との2CONの底部にはエッチング残渣が残っていると ともに、平坦化膜の表面は現像液との反応により生じた 被膜により覆われている。続いて比較的強度の高い紫外 線を照射して後露光を行ない、平坦化膜中に残留する光 吸収剤を脱色(ブリーチング)して完全に透明化する。 次に工程Gにおいて、平坦化膜の表面灰化処理を行な い、被膜を除去するとともに2CONの底部に残留した エッチング残渣を除去する。この表面灰化処理は、例え ば基板温度を80℃~100℃に設定して酸素プラズマ を作用させライトアッシングを行なう。さらに加熱処理 (ポストベーク)を行ない、平坦化膜を本焼成する。と 滑化する。さらに、ライトエッチングを行ない、TFT のドレイン領域Dの表面を覆う酸化膜を除去する。例え

【0022】図10の工程Hにおいて、スパッタリング により透明導電膜を成膜する。本実施例では透明導電膜 材料としてITOを用いる。ITOは2CONの内部に も充填され、TFTのドレイン領域Dと電気的な導通が とられる。最後に工程」において、ITOを所定の形状 にパタニングし画素電極とする。以上の工程により平坦 30 化された表示用基板が得られる。この後、表示用基板を 用いてアクティブマトリクス型の液晶表示装置を組み立 てる場合には工程」を行なう。即ち、所定の間隙を介し て表示用基板に対向基板を接合し、間隙に液晶を注入す る。なお対向基板の内表面には対向電極が予め形成され ている。

ば、フッ酸を作用させて酸化膜を溶解する。

[0023]

[発明の効果]以上説明した様に、本発明によれば、表 示用基板に平坦化膜を適用して表面の起伏を吸収させ段 差を取り除いている。従って、液晶分子のプレチルト角 を均一化でき、リバースチルトドメインを抑制して表示 品位を改善する事が可能になるという効果がある。この 際、平坦化膜に対して表面灰化処理を施しコンタクトホ ール内のエッチング残渣を除去している。これにより、 下層領域に含まれる薄膜トランジスタと上層領域に含ま れる画素電極との間の電気的導通を良好に確保する事が できるという効果がある。さらに、表面灰化処理を施し た後加熱処理を行ない平坦化膜の表面状態を一様に緻密 化及び平滑化する。この上に透明導電膜を成膜する事に より、その組成を顕著に改善でき、パタニング性が良好 なるという効果がある。

【図面の簡単な説明】

【図1】本発明にかかる表示用基板の製造方法を表わす 工程図である。

【図2】表示用基板の製造方法の参考例を示す工程図である。

【図3】表示用基板に成膜される平坦化膜の表面状態を表わすSEM像である。

【図4】本発明にかかる表示用基板の製造方法により作成された透明導電膜の組成を示すSEM像である。

【図5】本発明にかかる表示用基板の製造方法によりパタニングされた画素電極の形状を示すSEM像である。

【図6】透明導電膜の組成の参考例を示すSEM像である。

【図7】画素電極の形状の参考例を示すSEM像であ ス \*【図8】本発明にかかる表示用基板の製造方法の具体例を示す工程図である。

10

【図9】同じく具体例を示す工程図である。

【図10】同じく具体例を示す工程図である。


【図11】従来の液晶表示装置の一例を示す模式的な部分断面図である。


【符号の説明】


- 1 下層領域
- 2 平坦化膜
- 10 3 コンタクトホール
  - 4 被膜
  - 5 残渣
  - 6 表面
  - 7 透明導電膜
  - 8 画素電極


【図1】 [図2] (A) 2 平坦化膜 (A) 1 下層領域 2平坦化膜 (B) **(B)** 3コンタクトホール (C) (C) (D) · (D) (E) 7 透明導電膜 (E) (F) (F)

[図3]











[図6]






【図7】






【図9】


(E)



(F)



(G)



フロントページの続き

(72)発明者 林 久雄

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

THIS PAGE BLANK (USPTO)